摘要
本实用新型公开了一种SiC沟槽MOSFET器件,包括外延层,外延层上具有两个栅极沟槽,栅极沟槽的底部和侧壁形成有二氧化硅层,沟槽内部二氧化硅层上表面的沟槽剩余位置被栅极多晶硅填充,两栅极沟槽间的中间沟槽被多晶硅填充,栅极沟槽的侧面和底部均有一个P阱区域,侧面的P阱区域上形成N+源区和P+区域,底部的P阱和N+区域底部被P+屏蔽层包围且P+屏蔽层成阶梯形状。在沟槽底部设置了额外的N+源区,提高了沟道密度,显著降低了器件的比导通电阻,进而缩小芯片面积,降低生产成本;同时通过栅极沟槽底部的两P+区域和中间沟槽内的多晶硅引入了一个集成的JFET器件,消除了反向开启时的体二极管的双极退化效应,大大提高了器件的可靠性。
技术关键词
栅极沟槽
MOSFET器件
SiC沟槽
二氧化硅
外延
层厚度
栅极多晶硅
屏蔽层
阶梯状
电阻
二极管
拐角
电场
效应
芯片
密度
系统为您推荐了相关专利信息
倒装蓝光LED芯片
封装器件
围坝
二氧化硅纳米粒子
红色荧光粉
介孔二氧化硅纳米颗粒
铁氧体纳米颗粒
磁性纳米颗粒
过渡金属掺杂
非对称结构
土压平衡盾构渣土
消泡剂
响应面模型
复合乳化剂
缩尺模型