一种精简分立器件的DSP+FPGA架构微系统电路

本实用新型涉及一种精简分立器件的DSP+FPGA架构微系统电路，包括1个DSP裸芯、1个FPGA裸芯、2个DDR3微组件、1个DDR2微组件，1个存储器件裸芯和48个无源器件；同时上述裸芯、微组件和包括有存储器件裸芯、无源器件的分立器件异构封装集成在28层CCGA1512封装形式的陶瓷管壳上；所述的FPGA裸芯通过PCIe接口挂在DSP裸芯上，同时两者之间通过4Lane PCIE 1.0协议进行数据交换；本新型的微系统电路，基于电源仿真优化电源完整性设计，再通过实装设计抬升外部供电电压，不需要在陶瓷管壳上添加多的无源电源滤波器件，即可使电源和信号满足芯片应用要求，同时精简了微系统的设计和制造。