一种兼顾安全性与灵活性的密码协处理器架构及工作方法

本发明属于数据安全的技术领域，更具体地，涉及一种兼顾安全性与灵活性的密码协处理器架构及工作方法。所述架构包括时钟门控单元、协处理器、总线及控制寄存器、只读存储器ROM和静态随机存储器RAM；协处理器用于指令运行与数据传输；时钟门控单元用于控制该协处理器的时钟信号传递；总线及控制寄存器用于控制协处理器工作模式与状态，并存在指令寄存器REG在用户编程模式下作为指令空间使用；只读存储器ROM用于存储算法安全模式指令；静态随机存储器RAM，用于数据存储空间，部分空间作为隐私空间，在算法安全模式下将运算中间量进行暂存。本发明解决了密码协处理器在保证安全高效的前提下算法灵活性较差的问题。