一种时钟同步锁相环路的优化设计方法

本发明涉及一种时钟同步锁相环路的优化设计方法；该方法包括：基于鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，初步构建时钟同步锁相环路；所述环路滤波器为分数阶滤波器，所述分数阶滤波器基于等效分数阶滤波电容电路构建得到；构建时钟同步锁相环路仿真模型，基于预设的适应度函数和约束条件，通过多策略粒子群算法对初步构建的所述时钟同步锁相环路的参数进行迭代优化，通过所述仿真模型得到最小化适应度值对应的最优参数值；基于所述最优参数值得到最终的时钟同步锁相环路。本发明解决了现有技术中的分数阶锁相环路在参数设计、电路实现等方面存在整定困难、依赖经验，导致构建的锁相环路性能受限的问题。