存储芯片的时序参数确定方法及控制器、设备、介质

本申请公开了一种存储芯片的时序参数确定方法及控制器、设备、介质，涉及芯片测试技术领域。方法包括基于由初始发送延时与初始步进值确定的当前发送时延进行行列位置确定处理确定存储位置；根据基于存储位置和测试码型进行读写校验得到的校验结果，更新得到更新延时测试范围、更新步进值；更新延时测试范围包括第三端值和大于第三端值的第四端值；在当前步进值大于或等于预设步进阈值的情况下，基于由第三端值和更新步进值确定的且小于第四端值的更新发送时延进行行列位置确定处理、读写校验处理、更新处理；直至更新步进值小于预设步进阈值确定存储芯片的时序参数的最小参考值。能提高测试存储芯片的时序参数的最小参考值的测试效率和准确度。