基于FPGA的SDRAM时序参数自适应配置系统及方法

本发明涉及一种基于FPGA的SDRAM时序参数自适应配置系统及方法，包括：信号采集模块和信号时序计算与修正模块；所述信号采集模块用于实现对SDRAM各种信号的时序波形采集；该信号采集模块的输出端与信号时序计算与修正模块相连接，用于SDRAM各时序波形的相位分析及时钟相位修正值计算；所述信号时序计算与修正模块的输出端与FPGA模块相连接，用于传递时钟相位修正值给FPGA模块；所述FPGA模块中设有SDRAM时序调节模块，用于根据接收的时钟相位修正值对SDRAM时序参数进行调节；该SDRAM时序调节模块与SDRAM模块相连接，用于控制SDRAM数据传输时的信号时序。本发明能够解决SDRAM时序参数配置复杂、效率低的问题。