屏蔽栅沟槽MOSFET结构及其制备方法、芯片

本申请属于功率器件技术领域，提供了一种屏蔽栅沟槽MOSFET结构及其制备方法、芯片，通过使第一N型控制栅多晶硅层、第一N型屏蔽栅多晶硅层、P型屏蔽栅多晶硅层、第二N型屏蔽栅多晶硅层以及第二N型控制栅多晶硅层依次并列设置于N型漂移区的凹槽内，利用第一介电材料层隔离控制栅极和屏蔽栅极隔离电信号，使第一N型屏蔽栅多晶硅层和第二N型屏蔽栅多晶硅层均与P型屏蔽栅多晶硅层接触，进而利用屏蔽栅极之间反偏的PN结屏蔽接入P型屏蔽栅多晶硅层的低电场，达到使第一N型屏蔽栅多晶硅层和第二N型屏蔽栅多晶硅层处于浮空状态，以进一步隔离开屏蔽栅极与控制栅极，并降低屏蔽栅沟槽MOSFET器件的电容，优化屏蔽栅沟槽MOSFET器件的开关特性。