神经网络训练加速器及加速方法、装置

本申请提供一种神经网络训练加速器及加速方法、装置，所述训练加速器包括输入寄存器、处理单元阵列、索引匹配单元以及控制器，处理单元阵列包括沿行列排布的多个处理单元，每个索引匹配单元对应一行处理单元，每个输入寄存器对应一列处理单元，控制器用于配置数据通路，其中，数据通路包括列方向通路以及行方向通路，列方向通路指示权重数据基于一列处理单元的方向传递，行方向通路指示权重数据基于一行处理单元的方向传递，所述处理单元还用于基于有效数据、输入数据以及权重数据执行乘法运算，以输出特征图或梯度数据。所述训练加速器通过并行处理多个输出通道的计算，并通过索引匹配单元可实现较少的额外硬件，以提高计算资源利用率。