存储器、加速单元和电子设备

本公开实施例提供了一种存储器、加速单元和电子设备，该存储器，包括：逻辑芯片、补偿单元和多个存储芯片；所述逻辑芯片、所述补偿单元和多个存储芯片垂直堆叠设置，且所述多个存储芯片位于所述补偿单元和所述逻辑芯片之间；所述逻辑芯片与相贴合的所述存储芯片电连接，相贴合的所述存储芯片之间电连接，所述补偿单元与相贴合的所述存储芯片电连接；所述补偿单元包括容性元件，且所述容性元件电连接在所述补偿单元与所述存储芯片的连接电路中；所述逻辑芯片，用于接收读写请求，并根据所述读写请求对所述存储芯片进行读写。本公开实施例中距离逻辑芯片较远的存储芯片接收到的电源信号和读写信号的信号完整性较高。