一种多芯片堆叠的封装结构及封装方法

本发明涉及芯片封装技术领域，具体地说是一种多芯片堆叠的封装结构及封装方法。基板上设有若干封装单元，每个封装单元内包括两个呈台阶式堆叠的芯片组，一个芯片组通过弧形引线与基板相键合，另一个芯片组通过垂直引线与基板相键合。同现有技术相比，通过紧靠式、错开堆叠的封装方法，利用牺牲模块实现了垂直打线和传统打线的有效结合，大大提升了封装密集度的要求，从而降低了封装布局面积的要求。