一种高速的CML型多路选择器电路

本发明公开了一种高速的CML型多路选择器电路，属微电子技术领域；本发明中包括电阻R1和R2，电阻R1和R2连接电源电压VDD，R1的负极与NM1和NM5的漏极相连；NM1的栅极接输入差分对信号1的正端，NM5的栅极接输入差分对信号2的正端；R2的负端与NM2和NM6的漏极相连；NM2的栅极接输入的差分对信号1的负端，NM6的栅极接输入的差分对信号2的负端；本发明通过复用部分或者全部的尾电流管，作为多路选择器的控制开关，进一步减小电路的芯片面积，降低了关断通路对导通通路的串扰。