摘要
本发明公开了一种多操作数超前进位并行加法的处理方法,先通过列加运算,将各加数同权位作为操作数,依特定逻辑方程得出累加部分和BP[i]与累加进位值BG[i],BP[i]位数固定,BG[i]位数与操作数数量呈对数关系,此步骤可实现“进位(预)压缩”。接着采用多bit进位超前算法,基于二进制数制原理通过递归表达式进行多bit进位超前预算,突破多操作数加法运算效率瓶颈。本发明在信号处理、自动控制、人工智能、高性能计算等领域应用前景广泛。
技术关键词
超前进位加法器
表达式
逻辑
全加器
信号处理
算法
输出模块
方程
高性能
数据
关系
级联
瓶颈
符号
接口
系统为您推荐了相关专利信息
指标预测方法
计算机设备
预测装置
处理器
可读存储介质
长度测量方法
光电吊舱设备
图像采集传感器
激光测距传感器
深度神经网络
标签特征
情感分析方法
表达式
情感分析模型
生成标签
时隙同步信号
时隙同步方法
时间差
多级校验
时钟