跨BANK传输的LVDS接收电路及LVDS发送电路

本申请公开了跨BANK传输的LVDS接收电路及LVDS发送电路。该跨BANK传输的LVDS接收电路包括：时钟通道和多个数据通道，时钟通道和各数据通道分布设置在至少两个BANK，且时钟通道与多个数据通道中的至少一个数据通道位于相同的BANK；可编程锁相环，用于接收时钟通道产生的单端时钟信号，第一全局时钟缓冲器和第二全局时钟缓冲器，分别用于将第一时钟和第二时钟缓冲处理后输出；时钟通道、数据通道均包括：差分转单端模块、延时模块和串并转换模块。本申请引入可编程锁相环和全局时钟缓冲器，将时钟通道与数据通道分布在至少两个BANK中，并保证部分数据通道与时钟通道位于同一BANK内，实现了灵活且高效的跨BANK传输的LVDS传输架构。