摘要
本发明属于集成电路技术领域,具体为应用于多目标跟踪任务中的卡尔曼滤波器硬件加速器。本发明的加速器结构主要包括实现卡尔曼滤波算法的乘法矩阵、加法矩阵、求逆矩阵、状态控制器、高速缓存模块、高速总线:所述乘法矩阵、加法矩阵、求逆矩阵为卡尔曼滤波专用数据处理单元,采用流水线并行设计。该加速器通过专门设计的硬件架构优化了卡尔曼滤波算法中的矩阵运算和预测更新过程,由所述状态控制器通过高速总线将信号分配给各个处理单元。本发明通过硬件加速方式降低了卡尔曼滤波器在复杂环境下的运算延迟,节省了运算单元的功耗,同时降低了对处理器性能的依赖。
技术关键词
卡尔曼滤波器
硬件加速器
卡尔曼滤波算法
状态控制器
时分复用技术
处理单元
矩阵求逆运算
加速器结构
流水线结构
集成电路技术
专用数据
模块
控制单元
元素
信号
功耗
系统为您推荐了相关专利信息
主控单元
FPGA加速卡
硬件加速器装置
FPGA芯片
ZYNQ器件
主控模块
定位系统
通信模块
UWB基站
电源模块
故障检测方法
卡尔曼滤波器
故障检测程序
估计误差
矩阵
元素
机器学习模型
期望最大化算法
高斯混合模型
动态
模型预测控制方法
LuGre摩擦模型
电流补偿方法
航空
机械传动机构