一种基于FPGA的多通道DDR4存储装置

本发明涉及一种基于FPGA的多通道DDR4存储装置。该装置包括FPGA单元和DDR4存储器，FPGA单元包括：MIG模块、多通道调度模块、数据缓冲模块、片内存储器、动态地址生成模块；MIG模块用于连接DDR4存储器；多通道调度模块与MIG模块、数据缓冲模块、动态地址生成模块连接，通过分时轮询的方式，依次对每个通道进行读写操作；数据缓冲模块位于多通道调度模块和片内存储器之间，用于缓存从DDR4存储器读取的数据；片内存储器用于存储从数据缓冲模块中读取的数据；动态地址生成模块用于生成从数据缓冲模块中读取的数据的片内存储地址。本发明提供的装置能够提高读写效率，节省存储资源，简化数据管理。