FPGA-ASIC混合异构计算单元设计方法及装置

本申请涉及计算机技术领域，提供了FPGA‑ASIC混合异构计算单元设计方法及装置，该方法包括获取多个目标任务及其对应的标准处理结果；其中，各所述目标任务为同一类型的任务；获取各所述目标任务的处理逻辑；基于所述处理逻辑生成多个初始FPGA‑ASIC混合异构计算单元；基于各所述目标任务及其对应的标准处理结果生成各所述初始FPGA‑ASIC混合异构计算单元对应的评价指数；基于各所述初始FPGA‑ASIC混合异构计算单元对应的评价指数确定目标FPGA‑ASIC混合异构计算单元。该方法有助于对复杂任务的FPGA‑ASIC混合异构计算单元进行设计。