一种基于FPGA-JTAG接口的RISC-V处理器下载调试方法和系统

本申请提供了一种基于FPGA‑JTAG接口的RISC‑V处理器下载调试方法和系统，该方法包括：基于边界扫描寄存器地址及位宽，修改上位机源码中与FPGA芯片相关的边界扫描配置代码；基于边界扫描寄存器修改上位机的cfg配置代码，将其配置为边界扫描模式；通过上位机构造包含边界扫描寄存器地址、调试指令及调试数据的数据包，并通过FPGA‑JTAG接口传输至数据解析模块；根据数据包格式解析TDI信号，并通过控制TMS信号切换TAP状态机状态，实现对RISC‑V处理器的调试。本申请通过复用FPGA‑JTAG接口进行调试，提高了调试效率和可靠性，且简化了硬件设计，降低了系统成本。