一种基于优化级联平方器的模逆架构

一种基于优化级联平方器的模逆架构，属于数字集成电路设计领域，包括一个两级流水线的乘法器、级联平方器阵列、三个多路选择器以及四个寄存器，所述的级联平方器阵列在单个时钟周期内最大支持计算eN次模平方运算，一个所述的多路选择器为大型N选1多路选择器用于将级联平方器阵列的每次模平方运算的结果进行选通，一个所述的寄存器拥有使能端口用于在特定的时钟周期缓存数据，从而完成模逆运算。本发明的基于优化级联平方器的模逆架构具有时延小，综合性能高的优势，从而实现模逆运算硬件加速。