一种数据处理方法及系统

本申请涉及芯片设计领域，公开了一种数据处理方法及系统，其中，所述方法包括：主动器件发起读/写请求，并针对至少一个被动器件中的目标器件发出选择信号，选择信号经过第一预设时延之后到达目标器件；目标器件基于时延同步后的选择信号，接收读/写请求，并在准备好进行数据传输的情况下，向主动器件发出就绪信号，就绪信号经过第一预设时延之后到达主动器件；主动器件响应于时延同步后的就绪信号，接收目标器件发送的读数据或者向目标器件提供写数据，并撤销针对读/写请求的选择信号。本申请提供的技术方案，可以在满足数据传输准确性的条件下，尽可能减少芯片集成的复杂度，进而降低不同电压域之间信号传输的整体逻辑资源消耗。