一种快速收敛的流水线ADC带宽后台校准方法

本发明属于ADC校准技术领域，具体涉及一种快速收敛的流水线ADC带宽后台校准方法，旨在解决子数模转换器（Sub‑DAC）与乘数数模转换器（MDAC）间采样电路带宽失配导致的高频性能劣化问题。本发明的方法创新性地提出基于自适应迭代补偿算法，采用数字后台校准架构实现带宽失配误差的实时检测与补偿。相较于现有基于可调延迟线的手动校准技术，本发明的显著技术进步体现在：（1）通过建立系统误差传递函数，实现带宽失配误差的实时检测与补偿，可将校准所需收敛点数降低至3000以内；（2）设计的后台校准算法电路在FPGA中仅消耗153个查找表以及112个寄存器。本发明尤其适用于高速高精度流水线ADC芯片设计。