基于FPGA的B码时间和TSN敏感网络时间的同步系统及方法

本申请涉及时间同步技术领域，尤其是涉及基于FPGA的B码时间和TSN敏感网络时间的同步系统及方法，基于FPGA的B码时间和TSN敏感网络时间的同步系统其包括B码时间解析模块、时钟同步控制模块、粗细校准模块、参数配置模块和跳变检测模块。本系统通过B码时间作为备用同步源，结合粗细校准模式实现快速与平稳同步，并利用噪声抑制和智能切换策略提升精度与可靠性。本申请能够有效解决主时钟源故障或阶跃跳变导致的同步丢失问题，显著增强TSN网络系统的稳定性与适用性，适用于航空电子、工业自动化等高精度时间敏感场景，具有重要的实用价值和推广前景。