一种用于EDA布局布线优化方法

本发明涉及电子设计自动化技术领域，公开了一种用于EDA布局布线优化方法，本发明首先通根据电子设计版图的初始布局布线数据完成布局布线，然后将整个布局布线区域划分为多个相对独立的子区域，分别提取各个子区域的布局布线特征参数，将参数归一化处理后，对处理过的参数进行分析，根据分析结果对各个子区域进行优化，从而减少了计算量，提高了优化效率，最后对整个布局布线的性能进行评估，通过实时性能反馈避免局部优化导致的全局性能劣化，确保最终方案符合设计目标。