DCEI、小数分频器、占空比校正电路及芯片

本申请实施例提供一种DCEI、小数分频器、占空比校正电路及芯片。DCEI包括多个并联的核心单元以及分别与各核心单元连接的输出单元；核心单元用于接收第一输入信号和第二输入信号，并对第一输入信号和第二输入信号进行多路复用，输出第一输出信号至输出单元；输出单元用于输出第二输出信号；核心单元包括第一PMOS管、第二PMOS管、第一支路和第二支路；第一PMOS管的源极接电源电压，栅极用于接收固定低电平信号，漏极接入第一支路；第二PMOS管的源极接电源电压，栅极用于接收第一前置信号，漏极接入第二支路。本申请优化了DCEI的线性度。