一种提高集成电路抗静电能力的封装方法

本发明提供一种提高集成电路抗静电能力的封装方法，属于半导体器件技术领域，方法包括：步骤1：获取目标芯片的I/O口参数；步骤2：根据I/O口参数，为每个I/O口布设ESD保护电路；步骤3：布设完成后，完成封装。本发明的一种提高集成电路抗静电能力的封装方法，获取目标芯片每一I/O口的I/O口参数，基于I/O口参数进行ESD的设计与布设，布设完成后完成封装，采用全芯片防静电技术，极大提高了集成电路的抗静电能力。