一种基于IP验证的反压测试方法、电子设备及存储介质

本发明涉及芯片设计技术领域，特别是涉及一种基于IP验证的反压测试方法、电子设备及存储介质，其通过IP模块的第i个待测接口infi输出多条测试指令；将每条测试指令加入设计验证端DV中infi的第一队列vFIFOi；DV取出vFIFOi中的测试指令并存入infi的总线功能模型BFMi的第二队列bFIFOi；BFMi取出bFIFOi中的测试指令，对于首个携带反压测试标识的指令，t3后返回响应数据，反压住vFIFOi；对于非首个携带反压测试标识的指令，t2i后返回响应数据，再次反压住vFIFOi，以此类推，不断地反压住vFIFOi，同时降低了反压vFIFOi的时间和整个仿真周期的时间。