芯片封装方法、装置、电子设备及计算机可读存储介质

本申请实施例公开了一种芯片封装方法、装置、电子设备及计算机可读存储介质，该方法包括通过获取多芯片并联功率器件的回路寄生参数和芯片的关键器件参数；分别构建回路寄生参数和关键器件参数与待优化物理特性参数的第一映射关系和第二映射关系；根据第一映射关系按照待优化物理特性参数的变化对多芯片并联功率器件上的芯片封装位置进行升序编号，以及根据第二映射关系按照待优化物理特性参数的变化对芯片进行降序编号；遍历芯片封装位置的编号和芯片的编号，将序号最小的芯片封装至序号最大的芯片封装位置。采用本申请实施例，有利于减少由回路寄生参数差异或芯片参数差异所导致的多芯片并联功率器件内部的电热应力差异。