一种提高导通性能的沟槽SiC MOSFET器件结构及其制造方法

本发明涉及半导体器件技术领域，尤其涉及一种提高导通性能的沟槽SiC MOSFET器件结构及其制造方法。本发明所述的提高导通性能的沟槽SiC MOSFET器件结构通过设置的不同于传统沟槽栅的沟槽栅，当器件栅极电压升高时，能向沟槽SiC MOSFET的Pwell区中注入电子，使得沟槽SiC MOSFET的寄生三极管导通，减小器件的开关延迟；其次设置的沟槽栅，由于可以使沟槽SiC MOSFET的寄生三极管导通，从而可以减小器件的开关损耗；设置的不同于传统沟槽栅的沟槽栅，由于可以使沟槽SiC MOSFET的寄生三极管导通可以让器件更容易导通，可以对器件的阈值电压进行调控。设置的不同于传统沟槽栅的沟槽栅，在对器件导通性能进行优化的同时不会影响器件的阻断特性，能极大程度的提升器件的静态性能。