堆叠芯片的静电放电检查方法、装置、设备及存储介质

本申请实施例公开一种堆叠芯片的静电放电检查方法、装置、设备及存储介质，涉及半导体电路技术领域，能够节约检查时间和计算资源，从而有效提高检查效率。所述方法包括：将堆叠芯片的待检查放电路径分为第一类放电路径和第二类放电路径，其中，第一类放电路径表征与二维静电放电检查中重合的静电放电路径，第二类放电路径表征跨越芯粒间的静电放电路径；对构成堆叠芯片的各芯粒执行二维静电放电检查，以覆盖第一类放电路径；以及，基于最短放电路径原则，从第二类放电路径中筛选出目标放电路径进行静电放电检查；其中，目标放电路径表征跨越芯粒间的静电放电路径中最短的静电放电路径。本申请适用于半导体芯片的静电放电检查场景中。