一种半导体电路及其塑封方法

本发明属于半导体技术领域，公开了一种半导体电路及其塑封方法，半导体电路包括基板、芯片功能层、若干个前段引脚、若干个后段引脚和塑封体，其中基板的两侧分别设有若干个焊盘；前段引脚的一端与焊盘连接，前段引脚的自由端开设有穿插孔；后段引脚的一端可拆卸地插装于穿插孔，并且后段引脚可沿垂直于基板的方向相对前段引脚移动。本发明通过前端引脚开设穿插孔、后段引脚插装的结构设计，使后段引脚可沿垂直于基板方向调节与基板的相对位置，能灵活适应基板因厚度公差产生的尺寸变化，有效避免塑封时顶针压力导致的基板与引脚间因公差匹配产生的应力对绝缘层的损伤，从而提升产品的结构稳定性和长期使用可靠性。