一种节省总线走线的芯片

本发明公开一种节省总线走线的芯片，包括主硬核模块和至少两个从硬核模块，主硬核模块包括芯片总线主设备，从硬核模块包括指令转化单元、数据同步单元和寄存器，芯片总线主设备生成JTAG指令，分别通过TCK信号线、TMS信号线和TDI信号线发送JTAG指令包含的时钟信号、TMS信号以及TDI信号至各指令转化单元，指令转化单元将TDI信号转化为APB操作指令发送至数据同步单元，在时钟信号的驱动下基于TMS信号和TDI信号得到输出数据通过TDO信号线发送至芯片总线主设备；数据同步单元对APB操作指令进行时序同步发送至寄存器进行配置；芯片总线主设备对各输出数据进行选择并输出至APB。应用本发明能够实现低功耗。