基于时序分析的存储芯片高效测试方法

本发明涉及电子工程技术领域，具体公开了基于时序分析的存储芯片高效测试方法，包括：基于存储芯片的设计参数，确定多个加载阈值，进行若干轮擦写测试，记录擦写测试过程中存储芯片的时序参数，组合为时序参数数组；基于时序参数数组评估存储芯片的性能指标；建立量子隧穿基线模型，观察异常量子隧穿指数，将异常量子隧穿指数作为影响条件，分析在影响条件下的存储芯片的性能指标变化趋势，计算存储芯片出现异常风险的概率，判断当前的存储芯片出现异常风险的概率是否超出可容忍异常状态区间阈值，若否，则判定合格，若是，则判定不合格。本发明的优点在于：提高了存储芯片和稳定性，优化了质量控制和故障诊断流程，降低测试成本。