摘要
本发明公开了一种静电防护器件和芯片,涉及半导体技术领域,以提高集成电路对静电放电的防护能力并且减小静电防护器件在芯片中的占用面积。所述静电防护器件用于对集成电路进行静电放电防护,静电防护器件包括:半导体基底;第一泄放结构,位于部分半导体基底内;隔离层,位于半导体基底具有第一泄放结构的一侧表面;隔离层具有间隔设置的第一通孔和第二通孔;第二泄放结构,位于隔离层背离半导体基底的一侧表面;第二泄放结构具有PN结;第二泄放结构通过第一通孔和所述第二通孔与第一泄放结构并联;第二泄放结构的至少部分材料不同于第一泄放结构的材料。所述芯片包括上述的静电防护器件。
技术关键词
泄放结构
静电防护器件
半导体基底
集成电路结构
掺杂区
静电放电防护
碳基集成电路
碳纳米管结构
碳纳米管材料
芯片
PN结
通孔
重叠面积
导电
电压
系统为您推荐了相关专利信息
集成半导体器件
掺杂区
势垒金属
栅氧化层
静电防护层
背面金属化工艺
截止环结构
离子
场终止层
掺杂区