半导体结构及其制备方法、芯片、电子设备

本公开提供了一种半导体结构及其制备方法、芯片、电子设备，涉及半导体技术领域，旨在解决分立的CMOS器件和HEMT器件合封在一起导致芯片体积过大的问题，并且该半导体结构集成CMOS器件和HEMT器件，减少封装键合线，从而减小寄生电感。所述半导体结构包括第一基底层、凸起部、CMOS器件和HEMT器件。第一基底层包括第一表面。凸起部设于所述第一基底层的第一表面上。所述凸起部包括第一侧壁，所述第一侧壁与所述第一基底层的第一表面相交。CMOS器件设于所述凸起部远离所述第一基底层的一侧。HEMT器件为增强型HEMT器件，所述HEMT器件包括成核层、外延层和势垒层，所述成核层、所述外延层和所述势垒层沿远离所述第一侧壁的方向依次层叠于所述第一侧壁上。