无需地址译码的存储器读出序列控制电路

一种无需地址译码的存储器读出序列控制电路，包括m个电路单元，每个电路单元生成2个相邻依次有效的序列控制信号，共产生2m个依次有效的列级序列控制信号以实现每行2m个列级存储单元的依次读出。本发明通过锁存器和逻辑门电路组成的序列产生电路，仅需读出时钟信号和复位信号即可产出存储器读出序列所需的所有控制信号，无需任何地址线信号输入和译码电路，且在输入读出时钟的上升沿和下降沿均触发控制信号，将读出速度提高一倍，大幅简化输入接口并相应降低芯片面积和功耗。