一种基于FPGA的长级数多项式综合的BM算法实现装置

本发明公开了一种基于FPGA的长级数多项式综合的BM算法实现装置，包括：控制模块，用于进行初始化，迭代计算完成多项式综合的BM算法求解；序列模块，用于缓存输入序列；输出多项式模块，用于缓存迭代计算的输出多项式；中间多项式模块，用于缓存迭代计算的中间多项式；所述序列模块、输出多项式模块和中间多项式模块均与控制模块连接。本发明的序列缓存和多项式缓存全部采用大容量的FPGA片内BRAM实现，便于提高工作时钟频率，时序设计简单，适用于长级数的多项式综合BM算法求解；同时在迭代更新的过程中，多项式的读出和写入操作采用了流水线式同时进行，能够提高BM算法的计算速度。