基于CPU+FPGA架构的异步信号处理方法及装置

本公开涉及数据处理技术领域，提供一种基于CPU+FPGA架构的异步信号处理方法及装置，方法包括：将仿真模型分割在CPU和FPGA中，得到CPU仿真模型和FPGA仿真模型，FPGA仿真模型包括计数器、比较器、第一寄存器和寄存器矩阵；CPU仿真模型对第一仿真信号进行串行化处理得到第二仿真信号；FPGA仿真模型从第二仿真信号中提取有效数据；将CPU仿真模型的仿真脉冲信号和有效数据的使能信息输入计数器；将计数器的计数结果输入比较器；将比较器的输出结果输入第一寄存器，寄存一个FPGA小仿真步长；将第一仿真信号的数据信息、有效数据的使能信息及FPGA小仿真步长输入寄存器矩阵得到第一仿真信号的同步信号。