垂直型半导体器件的并联封装结构

本申请提供一种垂直型半导体器件的并联封装结构，该结构包括从下至上叠层设置的源极金属底板、下方芯片、中间金属层、上方芯片和顶部金属层，源极金属底板连通下方芯片的源极，顶部金属层连通源极金属底板和上方芯片的源极，中间金属层连通下方芯片的漏极和上方芯片的漏极，下方芯片在中间金属层的投影和/或上方芯片在中间金属层的投影位于中间金属层的范围之内，可减少芯片面积的限制，提高半导体器件的最大电流和耗散功率，提高电流处理能力，避免移位造成的接触不良或误接触。