调整选通信号延迟的半导体芯片

本公开涉及调整选通信号延迟的半导体芯片。一种存储器芯片包括：延迟量调整电路，其：配置为在后训练操作开始之后，基于芯片ID和测试模式信号改变代码信号的逻辑电平组合，该代码信号调整用于通过导电通孔输入或输出的选通信号的第一延迟量；以及配置为通过对代码信号执行算术运算来生成操作代码信号；以及数据处理电路，其配置为将选通信号延迟基于操作代码信号的第二延迟量，配置为与被延迟了第二延迟量的选通信号同步地锁存内部数据，以及配置为将被锁存的内部数据作为数据输出。