一种用于神经网络加速器的高并行度存储架构

本发明公开了一种用于神经网络加速器的高并行度存储架构，包括：卷积神经网络的第一层输入模块接收原始图片数据；输入数据模块负责处理原始数据，将其转换为适合神经网络处理的形式；输入数据模块提供的数据作为权重模块的输入，权重模块提取对任务有用的图片特征。本发明将输入数据模块划分为分区组、单元组和基本单元，权重模块的层级结构划分为权重模块分区组和权重模块基本单元；同时对卷积神经网络的第一层输入进行拆分。本发明能够将单个输入通道拆分为多个通道，从而提高首层的计算并行度，避免计算资源和存储资源的浪费。本发明采用多单元多分区的数据存储技术，能够快速访问不同通道和不同大小的输入图像数据。