一种半导体放电二极管的芯片叠加封装工艺及其封装结构

本发明公开了一种半导体放电二极管的芯片叠加封装工艺及其封装结构，包括：芯片组，设置于所述芯片组外部的密封组件，其特征在于，所述芯片组包括底层芯片，设置于所述底层芯片上方的中层芯片，以及设置于所述中层芯片上方的顶层芯片；所述底层芯片、所述中层芯片以及所述底层芯片功率以及尺寸均不相同；在所述底层芯片、所述中层芯片以及所述底层芯片之间通过连接片连接；所述密封组件包括散热基板，分别对应所述顶层芯片、所述中层芯片以及底层芯片三者位置，每层空间结构不相同有效防止外力作用下的变形或损坏，而加强筋的加入则大幅提升了封装结构的整体稳固性，共同为芯片封装提供了全方位的保护与支撑。