摘要
本公开涉及半导体互连之间的端到端减小。用于在给定互连层内形成半导体互连的技术使得这些半导体互连在相邻互连之间具有减小的端到端(ETE)间隔。在示例中,互连层包括沿着第一方向在长度上延伸的第一金属线、以及沿着第一方向与第一金属线共线地在长度上延伸的第二金属线。电介质材料主体沿着第一方向在第一金属线和第二金属线之间。沿着第一方向在长度上延伸的第三金属线与第一金属线和第二金属线相邻且平行,其中,第三金属线包括在第二方向上从第三金属线的侧壁向外并朝向电介质材料主体延伸的突起。突起沿着第二方向与电介质主体对准。第一方向和第二方向可以彼此正交。
技术关键词
金属线
电介质材料
集成电路
半导体器件
电子器件
电介质主体
共线
管芯
芯片封装
间距
电路板
系统为您推荐了相关专利信息
芯片测试装置
芯片测试系统
测试板
测试平台
状态指示器
储能逆变器
预测控制方法
共模电压
扇区
电力电子半导体器件