一种不含除法器的图像质心坐标提取电路

本发明公开了一种不含除法器的图像质心坐标提取电路，依托现场可编程门阵列（FPGA）来实现，核心在于将质心计算公式中的除法运算转化为加法、减法及乘法运算，以回避除法所需试除与取余过程。其中，为进一步优化电路的面积并增强其功能性，对乘法器中的一个加法器单元进行了扩展，使其不仅能够支持乘法运算，还能够执行减法运算。通过这种设计，结合分时复用技术，该乘法器电路能够执行质心提取迭代逼近的全部算术流程。本发明对质心提取电路的处理速度进行了优化，通过较少的时钟周期和可控的电路面积，实现了对大靶面图像的快速质心提取，在图像识别、目标跟踪以及人工智能等多个领域具有广泛的应用潜力。