一种提高焊接可靠性的多芯片堆叠封装结构及封装方法

本发明涉及芯片封装技术领域，具体地说是一种提高焊接可靠性的多芯片堆叠封装结构及封装方法。基板上设有若干封装单元，每个封装单元内包括两个呈台阶式堆叠的芯片组，一个芯片组通过弧形引线与基板相键合，另一个芯片组通过垂直引线与基板相键合，基板表面的非焊接位置设有若干凹槽，凹槽内设有填充胶。同现有技术相比，通过紧靠式、错开堆叠的封装方法，利用牺牲模块实现了垂直打线和传统打线的有效结合，大大提升了封装密集度的要求，从而降低了封装布局面积的要求。并且通过化镀NiAu实现侧面和表面的完全金属包裹，大大增加了其接触效果，对基板进行开槽，大大增加了底填胶与基板的结合力，减小芯片失效风险，提高焊接可靠性。