一种高布线密度的半导体封装方法

本发明涉及芯片封装技术领域，具体地说是一种高布线密度的半导体封装方法。包括如下步骤：S1，提供一个基板，基板一侧表面设有氧化层；S2，形成图形化的PI层；S3，在PI层表面形成金属种子层，在金属种子层表面形成金属线路层，研磨抛光，直至嵌入凹坑的金属线路表面露出；S4，重复步骤S2至步骤S3，形成若干层PI层、金属线路层；S5，对位键合，贴装芯片，并进行塑封；S6，对基板进行研磨、刻蚀，将基板去除，刻蚀停留在氧化层上；S7，对氧化层表面进行图形化开窗，露出金属线路层；S8，形成导电层；S9，形成凸点；S10，划片。同现有技术相比，采用PI层替代现有的无机介质层，并且配合改变CMP研磨步骤，内部抵抗应力强，工艺步骤简单，成本降低。