DFT测试模式控制电路、方法及芯片

本发明提供了一种DFT测试模式控制电路、方法及芯片，涉及集成电路测试技术领域，其中电路包括时序验证模块，接入测试时钟信号，用于记录上升沿计数值并与预设计数值进行比对，得到时序比对结果；信号验证模块，接入测试数据信号，用于记录实际采样值并与预设采样值进行比对，得到信号比对结果；测试控制模块在上升沿计数值与预设计数值相等，且实际采样值与预设采样值相等时，输出预设逻辑电平信号以控制待测电路进入DFT测试模式。上述电路利用现有端口输出的信号资源，形成触发测试模式的多重验证机制，提高待测电路进入测试模式的可靠性，无需单独设置端口，减少端口数量并降低芯片成本，在芯片不具备全部测试端口时也能进行DFT测试。