基于矩阵优化和存算一体加速器的编码方法、系统及介质

本发明公开了基于矩阵优化和存算一体加速器的编码方法、系统及介质，涉及通信技术领域，包括：构建存算一体加速器，所述存算一体加速器包括输入缓冲区、动态重构存算阵列以及结果处理模块；对校验矩阵H拆分所得到的m×n个子矩阵分别储存于动态重构存算阵列的对应存算一体核中；总编码c通过输入缓冲区分成n段后分别与对应列子矩阵进行乘累加，将动态重构存算阵列的计算结果输入到结果处理模块进行结果处理，得到最终编码结果；该编码方法、系统及介质动态适应性和计算效率上实现突破，为磁带存储提供了高可靠、低延迟的LDPC编码解决方案。