一种异质集成芯粒系统规范化设计方法

本申请提出一种异质集成芯粒系统规范化设计方法，在DSL中实现模拟电路规范化设计，包括：采用全流程敏捷设计框架，将前端电路尺寸设计和后端版图生成衔接，实现模拟电路自动化设计；设计前端电路原理图核心接口，从原理图层面描述电路结构；与EDA工具进行对接、交互或调用，实现模拟电路物理验证；通过API接收设计者传递的版图生成方式，并实现布局布线；在为电路设计代码指定工艺时，通过DSL与实际工艺之间存在的接口虚拟工艺设计包自动生成指定工艺下的电路网表和版图；通过命令调用芯粒集成系统所需的各类EDA工具，实现模拟电路设计；采用工业标准数据格式进行数据读取和导出。采用上述方案的本申请满足了不同芯粒之间的互联需求，提升了设计效率。