电感结构及制备方法、芯片封装结构及制备方法

本申请提供一种电感结构及制备方法、集成电感的芯片封装结构及制备方法，本申请的电感形成在塑封层中的空槽内，利用基板的第一电感图案结构、垂直键合线和第二电感图案结构组成竖直方向的平面电感或立体电感，并填充电感磁胶层，和传统水平方向的平面电感相比可以在相对较小的面积下形成电感值较大的电感，和表贴电感相比不需要考虑表贴电感焊接失效的问题，且表贴电感由于具有电感外壳，整体体积较大，但本申请的电感不需要制作外壳，相同电感值的对应的电感区域的面积会比表贴电感更小，特别合适一些对电感性能要求较高但尺寸有限的应用场景。