一种晶圆级多芯片模块堆叠结构及封装方法

本发明涉及芯片封装技术领域，具体地说是一种晶圆级多芯片模块堆叠结构及封装方法。每个模块内包括至少一个芯片组，芯片组包含若干以阶梯状错位堆叠的芯片，芯片正面朝上通过贴片连接再布线层一，芯片正面露出的阶梯位置与再布线层二之间设有垂直引线，再布线层一与再布线层二之间也设有垂直引线，再布线层一和再布线层二之间设有环氧树脂填充层，若干芯片和垂直引线被环氧树脂填充层包裹，再布线层二的另一侧设有互连结构。同现有技术相比，有效解决了传统工艺中多层堆叠的调试难题；有效解决了异质芯片适配问题，支持不同功能芯片的混合集成与任意组合堆叠；模块间的刚性连接与立体布局缩短了芯片互连距离，提升了信号传输性能与结构稳定性。