一种新型屏蔽栅MOSFET结构及其制备方法、芯片

本申请属于功率器件技术领域，提供了一种新型屏蔽栅MOSFET结构及其制备方法、芯片，在N型漂移区的凹槽内设置复合介电材料层和屏蔽栅多晶硅层，由复合介电材料层隔离屏蔽栅多晶硅层与N型漂移区凹槽的底部和两侧壁，并且，该复合介电材料层包括第一介电材料层和第二介电材料层，第一介电材料层与N型漂移区接触，通过在靠近N型漂移区的一侧设置介电常数较低的第一介电材料层，在靠近屏蔽栅多晶硅层的一侧设置介电常数较高的第二介电材料层，利用第二介电材料层的高介电常数特性，能够实现更厚的屏蔽栅氧化层的情况下达到相同的辅助耗尽效果，从而增强屏蔽栅底部的击穿电压，同时，由于辅助耗尽作用接近，对器件的导通电阻的影响较低。